
4.11 动态随机存储器——芯片实例及DRAM的发展

考纲定位：计算机组成原理 · 第 4 章 存储器（4.11） | 重要度 ★★★★ | 常见考法：选择题（DRAM 引脚、地址复用、RAS/CAS、SDRAM/DDR 基本概念）

一句话核心：DRAM 用行/列地址分时复用减少引脚；SDRAM 与时钟同步，DDR 在时钟双沿传输数据

一、DRAM 芯片实例



引脚与信号

- 地址线：行地址和列地址分时复用同一组引脚
- $\overline{RAS}$：行地址选通，锁存行地址
- $\overline{CAS}$：列地址选通，锁存列地址
- $\overline{WE}$：写允许；读/写控制
- 数据线：输入/输出数据

地址复用

- 先送行地址，$\overline{RAS}$ 有效锁存
- 再送列地址，$\overline{CAS}$ 有效锁存
- 行、列交叉选中一个存储单元
- 地址线引脚数约为 $\max(\text{行地址位数}, \text{列地址位数})$，而不是行+列

公式

$$\text{芯片容量} = 2^{\text{行地址位数}+\text{列地址位数}} \times \text{数据线位数}$$

例题

【习题】某个DRAM芯片，其容量为$1K \times 1$位，采用地址复用技术，读写控制线为一条，除电源和接地引脚外，该芯片的引脚数最小是（B）。

A. 8　　B. 9　　C. 10　　D. 11

解析　$1K = 2^{10}$　因此共需要10条地址线（例如行地址线和列地址线各5条）

题目给定采用地址复用技术，因此地址线为5条，由行地址线和列地址线共同使用。

需要行地址选通线$\overline{RAS}$、列地址选通线$\overline{CAS}$、读写控制线$\overline{WE}$各1条。

还需要1条数据I/O线。

【2014年 题15】某容量为256MB的存储器由若干$4M \times 8$位的芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（A）。

A. 19　　B. 22　　C. 30　　D. 36

解析　$4M = 2^2 \cdot 2^{20} = 2^{22}$　因此共需要22条地址线（例如行地址线和列地址线各11条）

由于DRAM采用地址复用技术，因此地址线为11条，由行地址线和列地址线共同使用。


还需要8条数据I/O线。

易错

- 地址复用不是“容量减半”；行、列地址合起来仍决定全部单元
- RAS/CAS 通常低电平有效
- 行地址和列地址不能同时送，必须分时
- 数据线位数决定字长，地址线决定字数

二、DRAM 的发展

2.1 发展




- 异步DRAM的读写操作与CPU的时钟周期无关，在进行读写操作时可能会有更多的等待周期，导致性能上的损失，特别是在CPU的时钟频率很高的情况下。
- 同步DRAM的读写操作与CPU的时钟周期同步，内存控制器可以在时钟信号的特定边缘（上升沿或下降沿）触发数据传输。

提炼

- 早期 DRAM 为异步，靠 RAS/CAS 时序控制

- SDRAM（同步 DRAM）与系统时钟同步，读写操作按节拍进行
- DDR SDRAM 在时钟上升沿和下降沿都传输数据，带宽翻倍
- DDR2/DDR3/DDR4/DDR5 通过预取、频率、电压等改进提升带宽

2.2 举例




- t_{RCD}(RAS to CAS Delay)：从行地址选通（RAS）到列地址选通（CAS）之间的延迟时间。
- CL(CAS Latency)：从列地址选通（CAS）到开始数据传输的延迟时间。

注

- 内存条参数中的 CL、Trcd 等属于时序参数，408 只需知道“延迟越小越好”，不考具体时序计算

2.3 SDRAM 总结



- t_{RCD}(RAS to CAS Delay)：从行地址选通（RAS）到列地址选通（CAS）之间的延迟时间。
- CL(CAS Latency)：从列地址选通（CAS）到开始数据传输的延迟时间。

- SDRAM自带时钟信号，能与系统总线频率同步。
- SDRAM可以突发（Burst）传输：第一个列数据就绪后，每经历一个时钟周期就可得到一个数据，有效减少了数据传输的时间延迟。
  - 通常SDRAM包含有模式寄存器，可配置突发传输的长度BL(Burst Length)，例如1、2、4、8以及整行字。该长度是同步地向系统总线上发送数据的存储单元的个数。

- 传统DRAM没有突发传输模式，每访问一个数据，就要经历行地址、列地址、访问数据的过程。
- 传统DRAM属于异步DRAM，其读写操作与CPU的时钟周期无关，在进行读写操作时可能会有更多的等待周期，导致性能上的损失，特别是在CPU的时钟频率很高的情况下。

提炼

- SDRAM 的核心是“同步”：所有操作与时钟对齐
- 同步后可以用流水线方式连续读写，提高带宽

2.4 DDR SDRAM 的发展

- **在SDRAM之后出现的DDR SDRAM（Double Data Rate SDRAM），其内部采用了2路预取机制，第一个数据输出后，每个时钟周期可传输两次数据，即在时钟周期的上升沿和下降沿分别进行一次数据传输，从而实现双倍数据传输速率。**
- **在DDR SDRAM之后，又陆续出现了DDR2、DDR3、DDR4，其内部预取分别是4路、8路、16路，即同一个时钟周期可传输4、8、16个数据，可理解成：每个时钟周期传输两次数据，每次传输2个、4个、8个数据。**
  - **这就需要提高数据总线频率来实现高速的数据传输，DDR2的数据总线频率是DRAM工作频率的2倍，DDR3则为4倍，DDR4为8倍。**

【举例】以内存规格$DDR4-3200$为例。

3200为等效传输频率f（单位为MHz）

数据位宽$w=8\ B$ (64b)

内存带宽（传输率） $=f\times w=(3200\times 10^6)\times 8=25.6GB/s$

由于时钟上升沿和下降沿各完成一次数据传输，因此数据总线频率 $=3200MHz\div 2=1600MHz$

DRAM工作频率 $=1600MHz\div 8=200MHz$

DDR 常见内存规格和参数

常见DDR内存规格和参数

内存规格	等效传输频率	数据位宽	内存带宽	数据总线频率	DRAM工作频率
DDR2-800	800MHz	8B（64位）	6400MB/s	400MHz	200MHz
DDR3-800	800MHz	8B（64位）	6400MB/s	400MHz	100MHz
DDR3-1600	1600MHZ	8B（64位）	12.8GB/s	800MHz	200MHz
DDR4-2400	2400MHZ	8B（64位）	19.2GB/s	1200MHz	150MHz
DDR4-3200	3200MHZ	8B（64位）	25.6GB/s	1600MHz	200MHz

提炼

- DDR = Double Data Rate，双倍数据率
- 在时钟上升沿和下降沿各传一次数据，等效带宽是 SDR 的两倍
- DDR2/3/4 主要通过预取位数、频率、电压改进；408 不考具体代数差异

易错

- 地址复用减少引脚，不减少容量
- SDRAM 的“同步”指与时钟同步，不是“与 CPU 同步”
- DDR 的双倍速率来自双沿传输，不是“频率翻倍”
- 内存条标称频率与实际时钟频率可能不同；DDR 标称常为等效数据率

知识关联：DRAM 存储元（4.9 动态随机存储器——存储元及其扩展）；动态刷新（4.10 动态随机存储器——动态刷新）；主存结构（4.4 主存的结构）；存储器性能指标（4.3 存储器的性能指标和存储系统层次结构）